19日本国特許庁(JP)

①特許出願公開

[®] 公 開 特 許 公 報 (A) 平3-295131

®int. Cl. ⁵

識別配号

庁内整理番号

❸公開 平成3年(1991)12月26日

H 01 J 1/30 9/02

B

9058-5E 6722-5C

審査請求 未請求 請求項の数 3 (全6頁)

全発明の名称 電界放出素子およびその製造方法

②特 願 平2-96004

②出 願 平2(1990)4月11日

⑩発 明 者 小 松

博 志

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

勿出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 書

1. 発明の名称

電界放出素子およびその製造方法

2. 特許請求の範囲

(1) 絶縁性の平面基板と、 該平面基板表面に 形成された台座および該台座の表面に形成された 電子放出突起をもつカソード電極と、 前記平面 あ 板 平 面に前記カソード電極に対向して形成された アノード電極と、 前記平面 基板表面に形成された 記 2 子放出突起部において前記カソード電極に 記 2 子放出突起部においケート電極を少なくも具備 することを特徴とする電界放出案子。

(2) 絶縁性の平面基板表面に絶縁性薄膜を形成する工程と、 前記絶縁性薄膜を逆テーパ状にエッチング加工し台座を形成する工程と、 前記 平面基板表面に方向性粒子ピーム法により導電性薄膜を形成する工程と、 前記導電性薄膜をエッチング加工する工程を含むことを特徴とする電界放出素

子の製造方法。

(3) 前記方向性粒子ビーム法によって導電性 薄膜を形成した後、前記絶縁性薄膜の壁面をエッ チング加工することを特徴とする請求項2に記載 の電界放出素子の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は免光型表示装置、 ブリンタヘッド、 多様電子装置などに利用される電子源のうち、 電界効果による電子放出が可能な電界放出索子およびその製造方法に関する。

【従来の技術】

従来の電界放出来子は、スピント (C. A. S P i n d t) らがジャーナル・オブ・アブライド・フィジックス (J. A. P)、 v o 1. 4 7、N o. 1 2 (1 9 7 6) に発表したものが知られている。 これはシリコン基板表面に絶縁性釋賞と引出し電極用の金属薄膜を積層し、金属舞韻およ

び絶縁性得膜を閉口したのち、この閉口をマスクとしてシリコン基板上にモリブデンなどの金属をスパッタ法などにより堆積させる自己整合化技術によって、電子を電界放出する尖原電極を形成する電界放出索子である。

[発明が解決しようとする課題]

しかし前述した従来技術による電界放出案子は、 以下に述べるいくつかの問題点をもつ。 すなわち、 ① 特に大きな平面基板上に一面にわたって尖頭電極を形成する場合、スパッタあるいは蒸着などの方法では線率からみた基板に仰角が生じ、基板の中心付近と周辺付近で尖頭電極の離軸の基板面に対する角度が異なり、この結果電子放出の電圧あるいは電流密度に分布が生じてしまう。

② 金属等膜の関口のためのエッチングにおいて 関口径にばらつきが生じ、この結果、尖頭電極と 引出し電極の間隔がばらつき、放出電界のしきい 値がばらついてしまう。

などの問題点があった。

粒子ビーム法により導電性薄膜を形成する工程と、 前記導電性薄膜をエッチング加工する工程を含む ことを特徴とする。

また、前記方向性粒子ピーム法によって導電性薄膜を形成した後、前記絶縁性薄膜の壁面をエッチング加工することを特徴とする。

[実施例]・

本発明の電界放出素子およびその製造方法を実施例に従いさらに詳述する。

<実施例1>

第1回(a) および(b) は、本発明の第1の 実施例を説明するためのもので、電界放出素子の 概略平面図およびA-A。線に沿った無略新面図 をそれぞれ示す。この電界放出素子は、絶縁性の 石英製の平面を板1と、その表面に形成された絶 は性薄膜である厚さ5000Aの二酸化シリコン (SiO2)落膜より成る台座2と、台座2の表 面に形成された導電性薄膜である厚さ2000A そこで本見明は上述した従来技術の問題点を克服するためのもので、 その目的とするところは、 大面積基板上に均一で歩留まり高く形成でき、 放出電極と引出し電極をサブミクロンの距離で正確に制御できる電界放出素子およびその製造方法を提供するところにある。

[課題を解決するための手段]

本発明の電界放出素子は、絶縁性の平面基板と、該平面基板表面に形成された台座および該台座の表面に形成された電子放出突起をもつカソード電極と、前記平面基板表面に前記カソード電極に対向して形成されたアノード電極と、前記平面基板カソード電極に自己整合的に形成されたゲート電極を少なくも具備することを特徴とする。

本発明の電界放出素子の製造方法は、 絶縁性の平面基板表面に絶縁性等膜を形成する工程と、 前記絶縁性等膜を逆テーパ状にエッチング加工し台

カソード電極3は電子放出源、 ゲート電極6は放出電子量の制御、 アノード電極5は放出電子の加速および収集の役割を担う。

カソード電極3はアノード電極5に対向した電子放出突起4をもつ。台座2の壁面は、特に電子放出突起4部分において、逆テーバ形状を有しているのが特徴である。ゲート電極6は電子放出突起4の形状の切れ込みをもつ。電子放出突起4の先端とゲート電極5との距離は約10μm、ゲート電極6とアノード電極5との距離は約5μmである。

電界放出素子においては、カソード電極3とゲート電極6の距離dgkが電子放出のしきい値電圧

を左右する重要なパラメータである。 本発明の電子放出素子は、 検述するように、 カソード電極 3 の電子放出突起 4 においてゲート 電極 6 がカソード電極 3 に自己整合的に形成される。 また d gkの様方向成分は再現性よく決定される。 また d gkの 厚とゲート電極 6 の腹厚によって決定される。 これらのことから d gkが再現性よく得られる ためには台座 2 とゲート電極 6 の腹厚を均一に制御すればよいことになる。

第2図(a)~(e)は、前述した電界放出素子の製造工程を説明するもので、重要な製造工程終了後の電界放出素子の概略断面図を示している。電界放出素子の製造工程を説明する。まず直径3インチ、厚さ500μmの石英製平面基板1の表面に、高周波スパッタ法によって厚さ5000 AのSiO2薄膜7を堆積する(第2図(a))。このとき、例えば平面基板1湿度を低くするなど、平面基板1とSiO2薄膜7の密着性が低い条件でSiO2薄膜7を堆積させることが重要である。

に、スパッタ法やECR-CVD法などがある。

最後に、フォトプロセスによってアルミニウム 薄膜 9 をカソード電極 3、ゲート電極 6 およびア ノード電極 5 の形状に それ ぞれエッチング加工する(同図(e))。このとき電子放出突起4の問 辺をレジストで覆い、その先端がエッチング工程 で腐食されないように保護することが重要である。 電子放出突起4の付近においては、前途の方向性 粒子ピーム法の効果によって、カソード電極3と ゲート電極 6 が自己整合的に形成されている。

第3図(a)~(c)は第2図(b)~(d)に示した電界放出来子の無略断面図に対応する概略平面図をそれぞれ示している。 一般的にフォトブロセスによってレジストをパターン化したとき、特に似角のパターンでは頂点において丸みを生じ易い。 この丸みを持つレジストパターンをマスクとの神膜の形状はやはり丸みを帯びる。 しかし発明者の研究の結果、逆テーバ形状のオーバエッチングを行なうと、レジストパターンに丸みが存在

つぎにフォトプロセスによって、 SiO2 薄膜 7 の表面に台座形状のレジストパターン8を形成する(同図(b))。 このとき、 例えばレジストのボストベークの温度をなるべく高くするなど、 SiO2 薄膜 7 とレジストの密着性が良い条件でレジストパターン8を形成することが重要である。つぎにフッ酸系のエッチング液でレジストパターン8をマスクとして、 関口部のSiO2 薄膜 7 を逆テーパ形状にエッチングする(同図(c))。このとき、 使用するエッチング液は、 SiO2 薄膜 7 のエッチングレートに対する平面基板 1 のエッチングレートの割合が小さいものが望ましい。

つぎに、レジストを除去した後、真空蒸着法によってアルミニウム等膜9を平面基板1の全面に堆積する(同図(d))。 真空蒸着法は蒸着液から蒸着対象物の方向へ蒸着粒子を飛ばす方向性粒子ピーム法であり、 同図(d)で示したような型テーバ形状部分では堆積物が分断される。 いわゆる段差切れを発生させる薄膜形成法である。 このような方向性粒子ピーム法には、真空蒸着法の他

してもエッチング後の脊膜の頂角は鋭角になるこ とが判明した。これを第3回を用いて説明する。 カソード電極の台座は電子放出突起を鋭角にする ため、電子放出突起部において90度前径の鋭角 パターンをもつが、 実際に形成されるレジストパ ターン B では 鋭角 パターン B ′ に半径 O. 5 μ m 程度の丸みを生じる(同図(b))。 しかし、こ のような丸みが鋭角パターン8」に存在しても、 SiO2 拝腹 7 が逆テーパ形状になるようにエッ チングしていくと、 台座2の戦角パターンの頂点 4 ' は鋭角となった(同図 (c))。 レジスト制 離後(問囚(d))の奴角バターンを走査型電子 誤敵銃で観察したところ、 頂点4~の丸み半径は 約0.07μmであった。したがって本発明の電 界放出素子の製造方法は、 鋭角の電子放出突起を 形成できるという効果を有するものである。

本 実 施 例 に お い て 作 製 さ れ た 電 界 放 出 来 子 を 1 × 1 0 * T o r r 程 度 の 真 空 下 で 動 作 さ せ た と こ ろ、 ア ノ ー ド 電 圧 1 0 0 V の と き、 ゲ ー ト 電 圧 が 3 0 V に お い て ア ノ ー ド 電 流 5 0 μ A が 得 ら れ た。

相互コンダクタンスは約40μSであった。 また、 3インチ基板上でのアノード電流のばらつきは3 0%以下であった。

なおカソード電極3の表面、特に電子放出突起部分にBaOのような仕事関数の小さな誘電体薄膜を形成すると、グリッド電圧をより低下させ、相互コンダクタンスをより高めることが可能となる。

< 実施例 2 >

第4 図は本発明の第2 の実施例を説明するためのもので、 カソード電極形成後に絶縁性薄膜をエッチング加工した電界放出素子の機略断面図を示している。

それぞれの部位の名称および製造方法は、 実施例 1 で説明した電界放出素子のものと同様である。 相違点は導電性薄膜にタンタル薄膜を用いた点と、カソード電極 3 の形成後に台座 2 の壁面を少しエッチングし、電子放出突起 4 の裏面をむき出しにした点である。 台座の材質がSiO2 であるため、

本発明の電界放出素子およびその製造方法はつぎに列記する発明の効果を有する。

①カソード 電極とゲート 電極の距離が薄膜の膜厚によってよく 制御されるため、 大面積にわたって電気特性の均一性と再現性がよい。

②また、 カソード電極とゲート電極の距離を短く できるため、 ゲート関値電圧の低電圧化が可能で ある。

③電子放出突起の先端をテーパエッチングの条件によってより 鋭角にできるため、 ゲート関値電圧の低電圧化が可能である。

④アノード耐圧や増幅効率を向上できる構造である。

4. 図面の簡単な説明

第1 図(a)および(b)は、本発明の第1 の 実施例を説明するためのもので、 電界放出案子の 概略平面図およびA-A'線に沿った概略断面図 をそれぞれ示す。

第2図(a)~(e)は、 前述した電界放出素

このエッチング液に不溶の導電性再膜を選択する とタンタルやクロム、 白金などになる。

このような構造の電界放出素子は、カソード電極3の電子放出突起4付近にゲート電極6の電界が効率的に印加され、より低い電子放出の関値電圧を有する。実施例1と同様の素子サイズで電界放出素子を作製したとき、ゲート関値電圧は20%低下した。

< 実施例3 >

第5回は本発明の第3の実施例を説明するためのもので、電界放出素子アレイの平面概略図を示している。 複数個の電子放出突起4を並列のカソード電極3'に形成したもので、ゲート電極6は各電子放出突起4に自己整合的に形成されている。

このように電子放出突起をアレイ状に複数個設けることにより、 同一電圧でより多くの電流を引き出すことが可能である。

[発明の効果]

子の製造工程を説明するもので、 重要な製造工程 終了後の電界放出素子の振略断面図を示している。

第3図(a)~(c)は第2図(b)~(d)に、示した電界放出素子の機略断面図に対応する機略平面図をそれぞれ示している。

第 4 図は本発明の第 2 の実施例を説明するためのもので、 カソード電極形成後に絶縁性薄膜をエッチング加工した電界放出素子の概略断面図を示している。

第 5 図は本発明の第 3 の実施例を説明するためのもので、 電界放出来子アレイの平面概略図を示している。

1 · · · 平面基板

2 · · · 台座

3・・・カソード電程


4・・・電子放出突起


5・・・アノード電極


6・・・ゲート電極:

以上

特開平3-295131(5)







第2図

